Xilinx ISE Design Suite 13.2 可編程閘陣列設計 英文版
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
HoneRiSO Apps 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Xilinx ISE Design Suite 13.2 
語系版本: 英文版 
光碟片數: 單片裝(單面雙層 DVD) 
保護種類: 註冊碼 
破解說明: 見最底下 
系統支援: 適用 32 與 64 位元的 Windows XP/Vista/7 
硬體需求: PC 
軟體類型: 可編程閘陣列設計 
更新日期: 2011.08.03 
軟體發行: Xilinx(S.PYRAL) 
官方網站: http://www.xilinx.com/products/design_resources/design_tool/index.htm 
中文網站: 無 
軟體簡介: (以官方網站為準) 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
Xilinx 日前宣佈推出其 ISE Design Suite 13.2。這整合的整體解決方案為 FPGA 
邏輯、嵌入式和 DSP  設計人員提供了賽靈思的整個設計工具產品線，其中的設計 
工具具有完全的互操作能力。 
 
ISE Design Suite 13.2 版以平均執行速度快兩倍的特色極大地加快了設計實施速 
度。因此設計人員可以在一天時間裡完成多次反覆設計。此次的發佈另外一個重要 
意義就是新版本採用了 SmartXplorer 技術，這一技術專門為解決設計人員所面臨 
的時序收斂和生產力這兩大艱巨挑戰而開發。 
 
ISE Design Suite 13.2 的推出還進一步簡化了確定最優實現設定的過程。現在設 
計人員還可規定和設定自己獨特的設計目標，可以是性能最大、最佳化器件利用、 
降低動態功耗、或者是實施時間最短。利用這一資源面積最佳化策略，邏輯資源利 
用情況平均可節約 10%。 
 
ISE Design Suite 13.2 提供了便捷全面的功率最佳化功能。利用整合的「功率最 
佳化設計目標」功能，使用者可以簡單地一步完成功率最佳化流程。通過對映和佈 
局布線算法的改進，對於採用 65nm Virtex-5 器件和Spartan-3 Generation FPGA 
的設計動態功率平均可降低 10% 和 12%。 
 
ISE Design Suite 13.2 版包括 ISE Foundation、嵌入式開發套件(EDK)、System 
Generator for DSP、AccelDSP 綜合工具、ChipScope Pro分析儀和ChipScope Pro 
Serial I/O工具、PlanAhead 設計和分析工具以及 ISE 模擬器。 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
 
站長安裝測試環境與安裝說明: 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
‧測試環境 Windows 7 SP1 ６４位元繁體中文版、Intel Core 2 Duo CPU E7400 
  2.80 GHz、1 GB 記憶體、NTFS 格式 80.0Gb 硬碟。 
 
‧見光碟 "安裝說明.txt" 中文說明 
 

-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=